在高速电路设计中,如何应对PCB设计中信号线的跨分割

作者:蒋修国 

  在PCB设计过程中经常会遇到高多层、高密度的设计,那么这种情况下就难免出现跨分割的情况,如下图所示:

跨分割

 这是一个HDI的项目,非常的密集,很多点都会出现跨分割,在设计之初,针对DDR3,经过仿真之后,觉得问题不大,所以设计工程师和我交流的时候,告诉他没有问题,结果一拿过来review的时候,傻眼。这哪是跨分割,简直就是分割嘛。来回在gap上绕线或者差分线有一根单线直接布在gap上,十有八九会造成问题,不是SI的问题,就有可能造成PI的问题,或者EMI的问题。

    因为跨分割本身就会造成阻抗的不连续,阻抗不连续就会造成反射,反射过大就有可能造成辐射或者干扰,进而SSN、串扰、EMI,等等问题就有可能接踵而至。

    那么,如果信号一定要跨分割怎么办呢?其实这个也没有一个非常好的办法,只能说是“坏中选优”。比如:最短的距离跨分割、不要在gap上绕线:   

跨分割

 另外,缝补电容也是常用的一种手段,即为跨分割的信号提供较短的回流路径。通常在信号跨分割处摆放一个 0201 或者 0402大小的瓷片电容,电容的容值在 0.01uF 或者是 0.1 uF,这个参数并不是一成不变的,需要根据信号的频率的变化而改变。

缝补电容

  当然,在低速的时候,在EMI的处理方法上,还可以利用跨接的方式,即在信号线经过gap的区域加一颗0ohm的电阻。

* 以下方法并不是适用于所有设计,面对不同的的设计,需要工程师自行选择合适的方法进行处理。

文章转载自: 信号完整性微信公众号(微信号:SI_PI_EMC)

技术文章

相关文章

最新内容

关注微信公众号,抢先看到最新精选资讯

关注村田中文技术社区微信号,每天收到精选设计资讯