深入理解去耦电容

  在做高速电路设计的时候,为什么要有那么多去耦电容?到底什么是去耦?到底需要多大的去耦电容呢?为什么是很多个小电容并联而不是用一个大电容(值是一样大的啊)?为什么说小电容要靠近电源管脚而大电容可以远一些?这里的这些问题,涉及到很多信号完整性问题。

1.什么是去耦?

电源分布系统PDS的目标是为每个芯片的电源和地引脚提供恒定可靠范围的工作电压,通常噪声预算的波动小于5%。由于PDS和具体的芯片之间会有许多过孔、封装引线、不同的电源平面等,当高速电路时钟沿到来变化,进行门电路切换等时,由于V=L*di/dt,由于门电路切换非常快,di/dt将会很大,即便是很小的回路电感也会感应出比较大的感应电压,这个就是“地弹”。另外,变化的电流经过PDS的互连线的阻抗时引起电压降,这个就是“轨道塌陷”。有了这个理论基础之后,我们就可以明确去耦的目的,去耦电容的目的就是为了尽量减小这两种作用对电压的影响。低频时,添加低阻抗的电容来提供电荷补给。高频时,回路电感影响会比较大,所以在电容的摆放位置,容值大小,ESL上的选择要尽量使回路电感低。于争博士在他的书和文章里曾经提到去耦的两种解释,我个人理解上,觉得这两种解释对应的分别是低频和高频两种情况,但本质上都是希望减小PDN上的电压突变,这就是去耦。

2.为什么要有那么多的去耦电容而不是选择一个等效的大电容?

这个问题也是要分情况,对于低频来说,很多个小的去耦电容和放一个大的等值电容,效果是一样的。但是频率高到一定范围后,我们知道电容由于ESL的存在,电容会开始呈现出电感特性,这个时候选一个大的电容显然不如采取很多个小的去耦电容并联,这样可以大大减小电容的回路电感效应。具体的定量计算,比如需要多大的电容才能保证t时间内电压波动在5%范围以内,比如选择多少个多大的去耦电容,这些在《信号完整性分析》104页6.9节有详细的描述,请参考。

3.为什么说小电容要靠近电源管脚而大电容可以远一些?

这个问题在于争博士的一篇文章《电源完整性设计详解》里也有提及“去耦半径”的概念,小的电容“去耦半径”比较小,所以需要靠近电源管脚,大的电容“去耦半径”比较大,所以可以放置的远一些。所以为了覆盖低频到高频,我们通常小电容和大电容都会去部署。另外,回路电感与放的位置也有密切相关,电容越靠近芯片管脚,回路电感就会越低。

以上是我对去耦电容结合当前的一些资料的个人理解,不免有不恰当的理解,如有不同的理解,请多交流,谢谢。

文章来源:tomyoung

文章分类

相关文章

最新内容

关注微信公众号,抢先看到最新精选资讯

关注村田中文技术社区微信号,每天收到精选设计资讯