高速电路设计抗干扰设计有哪些方法?

Image

现在高速高密电路中,串扰问题越来越严重。对于电路的抗干扰性能设计,也是很多工程师很头痛的问题,这也是一个非常复杂的技术问题。对于PCB设计而言,主要做好以下几点,即可以在很大程度上减少信号受到的干扰。

1. 增大布线空间距离

    加大信号网络与其他信号或者电源之间的距离,这是最好的解决干扰问题的方法,只是现在很多高密度的设计在布线空间上本来就不足够。

2. 数模信号分区域

   这个非常重要,就好比人与猪不能混住(宠物猪例外)。数字信号与模拟信号最好分区域设计,免得信号混杂在一起。

3. 信号网络不要穿过高速IO接口

    高速IO口经常会插拔使用,如果有信号穿过,很容易受到干扰。这种情况就相当于你在睡觉的时候,在你耳朵旁来一声尖叫。感觉如何你自己想想。

4. 信号网络不要穿过PTH的电感、电容、晶振

    “人在屋檐下”感觉总是不那么好。

5. 包地设计

    包地设计就相当于给信号整一条护城河,但是这条河得建好,首先得有足够的距离,这样免得造成信号的阻抗变化;其次,得保证这些地线上有合适的地孔。否则你懂的,小心护城河决堤。

6. 电源设计 

    电源就是电子产品的心脏,大家都知道心脏不能漏气呀,也不能缺损,所以就得把电源设计好,尽量减少ripple和noise。电源平面尽量设计宽一点,与信号网络尽量远一点。适当的在电源平面上加一些去耦电容,这也是常用方法。

7. 地平面设计 

    作为一名高速电路设计工程师,心中本不应该有地,因为前辈都告诉咱们这是返回路径。不管怎样,这一定值得大家足够的重视。地平面尽量完整;该分的数字地与模拟地,绝不拖沓;该短的地线,也绝不长一点,做到“令行禁止”方为上法。

文章转载自:信号完整性

文章分类

相关文章

最新内容

关注微信公众号,抢先看到最新精选资讯

关注村田中文技术社区微信号,每天收到精选设计资讯