静噪基础教程——如何根据数字电路的特性选择铁氧体磁珠

Image

2-1. 简介

如果数字电路中的信号频率加快,辐射噪声也会增强,噪声抑制将变得困难。

因此,为了降低电流,还需要降低信号电压或采取其他措施。例如,过去数字电路电源电压的主流为5V,但现在使用了3.3V、1.8V和1.3V等各种电压。

若如此降低电压,即使波形发生轻微振铃,也会导致电路退化。因此,必须抑制信号波形的振铃。

若要完全抑制波形的振铃,仅增加阻尼电阻器是不够的。还需要匹配(1)传输侧的输出阻抗,(2)传输线的特性阻抗,以及(3)负载侧的输入阻抗。

后文将通过为数字信号线增加电阻器和改变传输线的特性阻抗,说明阻抗匹配对波形和辐射噪声的影响。

图1:降低高速信号传输电压的优势与劣势

2-2. 阻抗匹配前的波形和辐射噪声

我准备了一个评估基板,通过测量波形和辐射噪声来观察阻抗匹配的影响。

图A显示了评估基板。信号发送自通用逻辑IC 74ALVC04(非元件),并由74ALVC04接收。对于背面完全接地的双面基板,信号频率为40MHz,传输线长度为10cm,基板厚度t为1.6mm,电源电压为3.3V。40MHz不再是高速信号,但考虑到实验的容易性,选择了信号频率和IC。

图B显示了波形和辐射噪声的测量结果。

波形中出现大振铃。这是因为信号的输出阻抗、传输线的特性阻抗和负载的负载阻抗不相匹配。

评估基板初始波形和辐射噪声的测量结果

为实现阻抗匹配,如图C所示,对该测试基板进行了如下改动。

(1)改变特性阻抗z:130 ohms -> 50 ohms
(2)在传输侧的输出端增加一个30ohms的电阻器,并将输出阻抗更改为50ohms
(3)以50ohms的负载阻抗为终端

通过阻抗匹配抑制信号波形振铃

 

文章分类

相关文章

最新内容

关注微信公众号,抢先看到最新精选资讯

关注村田中文技术社区微信号,每天收到精选设计资讯