PCB设计中防止串扰的方法不止3W规则

Image

串扰(CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施有:

  • 加大平行布线的间距,遵循3W规则。
  • 在平行线间插入接地的隔离线。
  • 减小布线层与地平面的距离。

3W规则

为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。如要达到98%的电场不互相干扰,可使用10W的间距。

3W规则

实际PCB设计中,3W规则并不能完全满足避免串扰的要求。

按实践经验,如果没有屏蔽地线的话,印制信号线之间大于lcm以上的距离才能很好地防止串扰,因此在PCB线路布线时,就需要在噪声源信号(如时钟走线)与非噪声源信号线之间,及受EFTlB、ESD等干扰的“脏“线与需要保护的“干净”线之间,不但要强制使用3W规则,而且还要进行屏蔽地线包地处理,以防止串扰的发生。

此外,为避免PCB中出现串扰,也应该从PCB设计和布局方面来考虑,例如:

1.根据功能分类逻辑器件系列,保持总线结构被严格控制。

2.最小化元器件之间的物理距离。

3.高速信号线及元器件(如晶振)要远离I/()互连接口及其他易受数据干扰及耦合影响的区域。

4.对高速线提供正确的终端。

5.避免长距离互相平行的走线布线,提供走线间足够的间隔以最小化电感耦合。

6.相临层(微带或带状线)上的布线要互相垂直,以防止层间的电容耦合。

7.降低信号到地平面的距离间隔。

8.分割和隔离高噪声发射源(时钟、I/O、高速互连),不同的信号分布在不同的层中。

9.尽可能地增大信号线间的距离,这可以有效地减少容性串扰。

10.降低引线电感,避免电路使用具有非常高阻抗的负载和非常低阻抗的负载,尽量使模拟电路负载阻抗稳定在loQ~lokQ之间。因为高阻抗的负载将增加容性串扰,在使用非常高阻抗负载的时候,由于工作电压较高,导致容性串扰增大,而在使用非常低阻抗负载的时候,由于工作电流很大,感性串扰将增加。

11.将高速周期信号布置在PCB酌内层。

12.使用阻抗匹配技术,以保BT证信号完整性,防止过冲。

13.注意对具有快速上升沿(tr≤3ns)的信号,进行包地等防串扰处理,将一些受EFTlB或ESD干扰且未经滤波处理的信号线布置在PCB的边缘。

14.尽量采用地平面,使用地平面的信号线相对于不使用地平面的信号线来说将获得15~20dB的衰减。

15.信号高频信号和敏感信号进行包地处理,双面板中使用包地技术将获得10~15dB的衰减。

16.使用平衡线,屏蔽线或同轴线。

17.对骚扰信号线和敏感线进行滤波处理。

18.合理设置层和布线,合理设置布线层和布线间距,减小并行信号长度,缩短信号层与平面层的间距,增大信号线间距,减小并行信号线长度(在关键长度范围内),这些措施都可以有效减小串扰。 

文章转载自:快点PCB

    文章分类

    相关文章

    最新内容

    关注微信公众号,抢先看到最新精选资讯

    关注村田中文技术社区微信号,每天收到精选设计资讯