为了减小单板设计的串扰问题，99%的工程师做出以下选择...
为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距也会DRC报错，产生很多DRC报告，难以分辨
串扰
高速电路中串扰引发的损耗问题
随着信号速率的提升，以及小型化产品的发展趋势，如何减小串扰变得越来越棘手。众所周知，串扰与很多因素有关系，比如传输线之间的间距，传输线耦合的长度，攻击信号的上升时间，阻抗不连续等等。
PCB设计中如何消除串扰？
串扰是指在一根线上有信号通过的时候，在PCB相邻的信号钱，如走线，导线，电缆束及任意其他易受电磁场干扰的电子元件上感应出不希望有的电磁耦合，串扰是由网络中的电流和电压产生的，类似于天线耦合
在电路设计中，到底是用紧耦合还是松耦合来减少串扰?
串扰在电路板设计中无可避免，如何减少串扰就变得尤其重要。在前面的一些文章中给大家介绍了很多减少串扰和仿真串扰的方法。本文作者从松紧耦合影响串扰的角度进行了分析。
串扰探秘——3W原则与串扰的估值
据说数学家很痛恨物理学家，因为数学家辛辛苦苦推导出来的结论居然和物理学家猜出来的结论是一样的。当然这只是一个笑话，但的确身为应用工程师的我们，很多时候需要知道的应该是一个东西是怎么来的以及它的趋势
电路设计中减小电路板上串扰的设计原则
随着电路板上走线密度越来越高，信号串扰总是一个难以忽略的问题。因为不仅仅会影响电路的正常工作，还会增加电路板上的电磁干扰。
在电路板上的一些高频信号会串扰到MCU电路或者MCU的I/O接口电路，形成共模电压，众所周知，共模电压在电路设计时是最让人讨厌的玩意儿，因此，设计电路板时要避免各种可能造成电路工作不正常的共模电压的串扰。
电子工程师不得不知的EMC机理----串扰
串扰是信号完整性中最基本的现象之一，在板上走线密度很高时串扰的影响尤其严重。我们知道，线性无缘系统满足叠加定理，如果受害线上有信号的传输，串扰引起的噪声会叠加在受害线上的信号，从而使其信号产生畸变。
电路设计中如何减少电路板上串扰的设计原则
随着电路板上走线密度越来越高，信号串扰总是一个难以忽略的问题。因为不仅仅会影响电路的正常工作，还会增加电路板上的电磁干扰。
在电路板上的一些高频信号会串扰到MCU电路或者MCU的I/O接口电路，形成共模电压，众所周知，共模电压在电路设计时是最让人讨厌的玩意儿，因此，设计电路板时要避免各种可能造成电路工作不正常的共模电压的串扰。